加載圖}

最新資訊

Latest Informations

PCB中抗ESD的設計

來自人體、環境甚至電子設備內部的靜電對于精密的半導體芯片會造成各種損傷,為了消除靜電釋放(ESD)對電子設備的干擾和破壞,需要采取多種技術手段進行防范。合理的PCB 設計可以減少故障檢查及返工所帶來的不必要成本。文章從分層、恰當的布局布線和安裝等方面介紹了PCB 中的抗ESD 設計。

  日常生活中,ESD (Electro-Static Discharge,靜電放電)對于我們來說是一種常見的現象,然而對電子產品而言,ESD 往往是致命的——它可能導致元器件內部線路受損,直接影響產品的正常使用壽命,甚至造成產品的損壞。例如穿透元器件內部薄的絕緣層;損毀MOSFET 和CMOS 元器件的柵極;CMOS 器件中的觸發器鎖死;短路反偏的PN 結;短路正向偏置的PN 結;熔化有源器件內部的焊接線或鋁線。因此,ESD 防護一直以來都是工程師們的工作重點。在PCB 板的設計當中,要達到期望的抗ESD 能力,使之具有最強的ESD 防范性能,可以通過分層、恰當的布局布線和安裝實現PCB 的抗ESD 設計。以下是一些常見的防范措施。

(一)分層

  盡可能使用多層PCB,在多層PCB 中地線面作為一個重要的電荷源,可抵消靜電放電源上的電荷,這有利于減小靜電場帶來的問題。PCB 地線面也可作為其對信號線的屏蔽體(當然,地線面的開口越大,其屏蔽效能就越低)。另外,如果發生放電,由于PCB 板的地平面很大,電荷很容易注入到地線面中,而不是進入到信號線中。這樣將有利于對元件進行保護,因為在引起元件損壞前,電荷可以泄放掉。當然在某些方案中為降低成本,只能使用雙面板。

  多層PCB 相對于雙面PCB 而言,地平面和電源平面以及排列緊密的信號線-地線間距能夠減小共模阻抗(common impedance)和感性耦合,使之達到雙面PCB 的1/10 到1/100。同時盡量地將每一個信號層都緊靠一個電源層或地線層。對于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB,可以考慮使用內層線。大多數的信號線以及電源和地平面都在內層上,因而類似于具備屏蔽功能的法拉第盒。

1.png


圖1

  對于雙面PCB 來說,要采用緊密交織的電源和地柵格,如圖1 所示。電源線緊靠在垂直和水平線或填充區之間,要盡可能多地連接。一面的柵格尺寸小于等于60mm。如果可能,柵格尺寸應小于13mm(0.5 英寸)。

(二)電路環路

  電流通過感應進入到電路環路,這些環路是封閉的,并具有變化的磁通量。電流的幅度與環的面積成正比。較大的環路包含有較多的磁通量,因而在電路中感應出較強的電流。因此,必須減少環路面積。

2.png

  最常見的環路如圖2 所示,由電源和地線所形成。在可能的條件下,可以采用具有電源及接地層的多層PCB 設計。前面的多層PCB 設計就是將電源和接地間的回路面積減到最小,而且也減小了ESD 脈沖產生的高頻EMI 電磁場。

  同時我們要確保信號線和相應回路之間的環路面積盡可能小。減少環路面積及感應電流的另一個方法是減小互連器件間的平行通路。如圖3所示。

3.png

圖3

  當必須采用長于30 厘米的信號連接線時,可以采用保護線。一個更好的辦法是在信號線附近放置地層。信號線應該距保護線或接地線層13 毫米以內。如圖4 所示。

  將每個敏感元件的長信號線(》30 厘米)或電源線與其接地線進行交叉布置。交叉的連線必須從上到下或從左到右的規則間隔布置。如圖5所示。

4.png

(三)電路連線長度

  要確保信號線盡可能短。因為天線要具有較高的效率,其長度必須是波長很大的一部分。這就是說,較長的導線將有利于接收靜電放電脈沖產生的更多的頻率成份;而較短的導線只能接收較少的頻率成分。因此,短導線從靜電放電產生的電磁場中接收并饋入電路的能量較少。信號線的長度大于300mm(12 英寸)時,一定要平行布一條地線,在信號線上方或其相鄰面上放置地線也是可以的。在相關的元件組,相互之間具有很多互連線的元件應彼此靠得很近。例如,I/O器件是與I/O 連接器盡量靠得近些;以減少互連的印制線長度

(四)地電荷注入

  ESD 對地線層的直接放電可能損壞敏感電路。在使用TVS二極管的同時還要使用一個或多個高頻旁路電容器,這些電容器放置在易損元件的電源和地之間。如圖6 所示。旁路電容減少了電荷注入,保持了電源與接地端口的電壓差。TVS使感應電流分流,保持TVS 鉗位電壓的電位差。TVS 及電容器應放在距被保護的IC 盡可能近的位置,要確保TVS 到地通路以及電容器管腳長度為最短,以減少寄生電感效應。

5.png

(五)保護電路中的寄生電感

  TVS 二極管通路中的寄生電感在發生ESD 事件時會產生嚴重的電壓過沖。盡管使用了TVS 二極管,由于在電感負載兩端的感應電壓VL=L×di/dt,過高的過沖電壓仍然可能超過被保護IC 的損壞電壓閾值。

  保護電路承受的總電壓是TVS 二極管鉗位電壓與寄生電感產生的電壓之和,VT=VC+VL。一個ESD 瞬態感應電流在小于1ns 的時間內就能達到峰值(依據IEC 61000-4-2 標準),假定引線電感為每英寸20nH,線長為四分之一英寸,過沖電壓將是50V/10A 的脈沖。經驗設計準則是將分流通路設計得盡可能短,以此減少寄生電感效應。

  所有的電感性通路必須考慮采用接地回路,TVS 與被保護信號線之間的通路,以及連接器到TVS 器件的通路。被保護的信號線應該直接連接到接地面,若無接地面,則接地回路的連線應盡可能短。TVS 二極管的接地和被保護電路的接地點之間的距離應盡可能短,以減少接地平面的寄生電感。

  最后,TVS 器件應該盡可能靠近連接器以減少進入附近線路的瞬態耦合。雖然沒有到達連接器的直接通路,但這種二次輻射效應也會導致電路板其它部分的工作紊亂。

上一篇:首屆全球IC企業家大會暨第十六屆中國國際半導體博覽會將于12月在上海召開
下一篇:公司搬遷通知

微信 ×
腾讯分分彩软件